（高级）封装设计工程师——MIS基板/倒装芯片暴露晶圆

(Sr.) Staff Package Design Engineer - MIS substrate/FC expose die （ Experienced in Power or Gan is requried )

中国 · 上海 · Shanghai, Shanghai, China · 国内驻场 · 全职 · 高级

在华驻场资深中国可申请

薪资未说明

注册后可查看中文摘要、要点、完整原文并直接申请

package designpower SiP/moduleswafer level packagingflip-chip packagingprocess optimizationDOESPCstatistical analysismaterial qualificationreliability testingmulti-chip modulewire-bondingpanel level package

原文节选

Company Description Job Summary • Design and develop package and interconnect methods for Renesas’s packaging needs in the areas of Power SiP/modules, wafer level, flip-chip, multi-chip module and power device packaging, GaN related PKG is a plus. • Package technologies qualification for consumer &…

免费注册

以上摘要与要点由 AI 生成，可能有误，请以原文为准。

本功能的检索理解与中文摘要由「豆包大模型（云雀）」生成，模型备案号 Beijing-YunQue-20230821，算法备案号网信算备110108823483901230065号，服务提供方为北京火山引擎科技有限公司。

来源方或用人单位如需删除、更正岗位信息，请发邮件至 contact@fintegrity.cn，我们将在 24 小时内处理。